Программирование логических интегральных схем. Реализация алгоритмов физического уровня приемника системы беспроводной связи
Обучение первой группы в полном объеме финансирует Региональный центр компетенций НТИ «Технологии беспроводной связи и Интернета вещей»
Описание программы
В начальной части курса слушатели познакомятся с внутренним устройством ПЛИС, изучат их внутреннее устройство и основные характеристики, рассмотрят язык описания аппаратуры Verilog HDL и платформу разработки Quartus II. Практические задания включают в себя реализацию простых цифровых устройств, таких как триггеры, счетчики, делители частоты и другие. Основная часть теоретического материала посвящена принципам и технологиям, применяемым в современных беспроводных устройствах для приема сигнала.
В рамках практических занятий по основной части слушатели самостоятельно реализуют цифровое устройство обработки сигнала с OFDM модуляцией, включающее в себя модули предобработки сигнала (фильтрация, децимация и др.), синхронизации, эквалайзирования и демодуляции.
В результате обучения слушатели освоят язык программирования Verilog HDL и получат практические навыки реализации собственных проектов цифровых устройств на ПЛИС в программном обеспечении Quartus II, а также их отладки и верификации посредством инструментов ModelSim и SignalTap.
Расписание занятий
16.10.2023 10:30-12:00 и 13:00-16:15
18.10.2023 09:00-12:15 и 13:15-14:50
19.10.2023 09:00-12:15 и 13:15-16:30
20.10.2023 09:00-12:15 и 13:15-16:30
Входные требования
Документы об окончании курса
Вы получите удостоверение о повышении квалификации ведущего технического вуза России с занесением в федеральный реестр документов об образовании
Ваше резюме после учебы
Знаю:
- внутреннее устройство ПЛИС и её основные структурные блоки
- классификацию ПЛИС и их основные характеристики
- алгоритмы обработки сигналов с OFDM модуляцией
- ключевые подходы работы с цифровыми сигналами и особенности реализации цифровых телекоммуникационных блоков на ПЛИС
Умею:
- самостоятельно проектировать структуру устройства приёма сигнала с OFDM модуляцией с учётом заданных параметров
- реализовывать модули обработки цифровых сигналов посредством языка описания аппаратуры Verilog HDL
- выполнять отладку и верификацию реализуемых модулей цифровой обработки с использованием специализированного ПО (ModelSim и SignalTap)
- использовать проигранный пакет Quartus II для реализации полноценных проектов на ПЛИС
Программа обучения
1 неделя обучения — очная работа
2 неделя обучения — самостоятельная работа
Тема 1. Программируемые логические интегральные схемы: архитектура, внутреннее устройство, основные характеристики. Основные понятия логики и цифровой схемотехники
Тема 2. Язык описания цифровых схем Verilog HDL. Структура среды разработки Quartus II
Тема 3. Реализация алгоритмов физического уровня приёмника системы беспроводной связи
Стоимость
Остались вопросы?
Заполните форму или свяжитесь с нами в удобном мессенджере